VHDL表示16进制
如 a : std_logic_vector(7 downto 0)
把0x55赋给a
a <= x"55";
b表示二进制 b“1011_1111” 2#1010#
o表示八进制o“125” 8#125#
十进制 10#120#
用单引号引起来的ASCII值，也可以表示数值‘E’，‘%’，‘22’
一维的字符数组，需要放在双引号中，“abcd”
表示信号某一位的方法a(3)
自然数表示法natural
正整数表示法：positive
本文共 285 字，大约阅读时间需要 1 分钟。
VHDL表示16进制
如 a : std_logic_vector(7 downto 0)
把0x55赋给a
a <= x"55";
b表示二进制 b“1011_1111” 2#1010#
o表示八进制o“125” 8#125#
十进制 10#120#
用单引号引起来的ASCII值，也可以表示数值‘E’，‘%’，‘22’
一维的字符数组，需要放在双引号中，“abcd”
表示信号某一位的方法a(3)
自然数表示法natural
正整数表示法：positive
转载于:https://www.cnblogs.com/zhongguo135/p/3212498.html